



سیستم‌های دیجیتال ۲

اسلاید ۲

سازمان و طراحی یک کامپیوتر پایه

محمد رضا رازقی زاده



رئوس مطالب

Instruction Codes	کدهای دستورالعمل
Computer Registers	ثبات‌های کامپیوتر
Computer Instructions	دستورالعمل‌های کامپیوتر
Timing and Control	زمان‌بندی و کنترل
Instruction Cycle	سیکل دستورالعمل
Memory Reference Instructions	دستورالعمل‌های ارجاع به حافظه
Input-Output and Interrupt	ورودی - خروجی و وقفه
Design of Basic Computer	طراحی کامپیوتر پایه
Design of Accumulator Logic	طراحی مدار منطقی انبار




- هر پردازنده طراحی خاص خود (ثبات ها، گذرگاه ها، ریزعمل ها، دستورالعمل های ماشین و ...) را دارد.
- کامپیوترهای مدرن ساختار پیچیده ای دارند که شامل موارد زیر هستند:
 - ✓ ثبات های فراوان
 - ✓ چندین واحدهای محاسباتی هم برای اعداد صحیح هم برای اعداد ممیزدار
 - ✓ استفاده از چندین واحد خط لوله تا به این ترتیب سرعت اجرا افزایش یابد.
 - ✓ و موارد دیگر
- در ادامه برای فهم اینکه کامپیوتر چگونه کار می کند از يك مدل ساده شده استفاده شده است. این مدل را آقای مانو (Mano) معرفی کرده و نام آن را کامپیوتر پایه گزارده است. این مدل شبیه کامپیوترهایی است که ۳۰ سال پیش کار می کرده اند.
- ما از این مدل برای معرفی سازمان پردازنده و ارتباط RTL با سطح بالاتر پردازنده استفاده می کنیم.



➤ حافظه این کامپیوتر ۴۰۹۶ کلمه دارد.

➤ $2^{12} = 4096$ ، یعنی به ۱۲ خط آدرس نیاز داریم.

➤ هر کلمه ۱۶ بیت طول دارد.





دستورالعمل ها

➤ برنامه

✓ يك دنباله از دستورالعمل ها

➤ دستورالعمل

✓ يك گروه از بيت ها كه به كامپيوتر اعلام مي كنند كه يك عمل خاص را انجام دهند (يك دنباله از ريزعمل ها).

➤ دستورالعمل هاي يك كامپيوتر به همراه همه داده هاي لازم در حافظه ذخيره شده اند.

➤ CPU دستور بعدي را از حافظه مي خواند.

➤ اين دستور در يك ثبات به نام ثبات دستورالعمل (IR) ذخيره شده است.

➤ دستورالعمل به دنباله اي از ريزعمل ها تبديل مي شود تا با انجام ريزعمل ها دستورالعمل مورد نظر اجرا شود.





فرمت دستوالعمل ها

- يك دستورالعمل اغلب از دو بخش تشكيل شده است:
- كد عمليات (opcode): عملي را كه دستورالعمل بايد انجام دهد، مشخص مي كند.
- آدرس (address): ثبات يا جايي از حافظه را كه دستورالعمل بايد عمل كند مشخص مي كند.
- همانطور كه گفتيم در كامپيوتر پايه ۱۲بیت براي آدرس دهی حافظه داریم.
- در كامپيوتر پايه بیت ۱۵ دستورالعمل، مد آدرس دهی (Addressing Mode) را مشخص مي كند.
- صفر: آدرس دهی مستقيم (Direct Addressing)
- يك: آدرس دهی غير مستقيم (Indirect Addressing)
- چون كلمه هاي حافظه و بنابرین دستورالعمل ها ۱۶ بیتی هستند، ۳ بیت باقي مانده براي كد دستورالعمل مورد استفاده قرار مي گيرد.



فرمت دستورالعمل ها

- چون کلمه هاي حافظه و بنابر اين دستورالعمل ها ۱۶ بيتي هستند، ۳ بيت باقي مانده براي کد دستورالعمل مورد استفاده قرار مي گيرد.




Addressing Mode




➤ فیلد آدرس يك دستورالعمل مي تواند به يكي از دو فرمت زیر بيان شود:

✓ آدرس دهی مستقیم: آدرس داده مورد نظر در حافظه (آدرس عملوند)

✓ آدرس دهی غیر مستقیم: آدرس آدرس داده مورد نظر در حافظه (آدرس آدرس عملوند)



Address of (Operand) = 457



Address of (Operand) = 1350


Address of (1350) = 300

Address of (Address of (Operand)) = 300




آدرس نهایی برای یافتن عملوند، **آدرس موثر (EA)** نامیده می‌شود. به طور مثال، در آدرس دهی غیرمستقیم شکل سمت راست آدرس موثر ۱۳۵۰ و در آدرس دهی مستقیم شکل سمت چپ آدرس موثر ۴۵۷ است.

ملوند)



Address of (Operand) = 457



Address of (Operand) = 1350

Address of (1350) = 300

Address of (Address of (Operand)) = 300



ثبات هاي پردازنده

- هر پردازنده تعداد زيادي ثبات براي نگهداري **دستورالعملها، آدرسها و دادهها** و ... دارد.
- پردازنده يك ثبات به نام **شمارنده برنامه (Program Counter (PC))** دارد كه آدرس دستوري را كه بايد اجرا شود، نگهداري مي كند.
- از آنجا كه حافظه در كامپيوتر پايه شامل ۴۰۹۶ كلمه مي شود، پس PC ثباتي ۱۲ بيتي است.
- در آدرس دهی مستقيم يا غير مستقيم پردازنده براي آنكه آدرس عملوند را نگه دارد، از يك ثبات به نام **ثبات آدرس (Address register (AR))** استفاده مي كند.
- چون حافظه در كامپيوتر پايه ۴۰۹۶ كلمه دارد پس AR ثباتي ۱۲ بيتي است.
- پس از آنكه عملوند در حافظه پيدا شد، در آدرس دهی مستقيم يا غير مستقيم، عملوند به يك ثبات به نام **ثبات داده (Data Register (DR))** منتقل مي شود.




ثبات هاي پردازنده


- کامپیوتر پایه يك ثبات همه منظوره به نام **ثبات انباره (Accumulator (AC))** دارد.
- در کامپیوتر پایه از يك ثبات براي نگهداري داده هاي ميانبي يا موقتي استفاده شده است كه اين ثبات، **ثبات موقت (Temporary Register (TR))** ناميده می شود.
- کامپیوتر پایه يك مدل بسيار ساده ورودي / خروجي دارد.
 - ✓ دستگاههاي ورودي کاراکترهاي ۸ بیتی را به پردازنده مي فرستند.
 - ✓ پردازنده کاراکترهاي ۸ بیتی را به دستگاههاي خروجي مي فرستد.
- **ثبات ورودي (Input Register (INPR))**، داده ۸ بیتی را كه از دستگاه ورودي رسیده
- نگهداری می کند.
- **ثبات خروجي (Output Register (OUTR))**، داده ۸ بیتی را كه به دستگاه خروجي می فرستد، نگهداری می کند.



ثبات هاي کامپیوتر پایه



DR	16	Data Register	نگهداری مقدار عملوند
AR	12	Address Register	نگهداری آدرس عملوند
AC	16	Accumulator	ثبات همه منظوره
IR	16	Instruction Register	نگهداری کد عملیات
PC	12	Program Counter	نگهداری آدرس دستورالعمل
TR	16	Temporary Register	نگهداری داده‌های موقت
INPR	8	Input Register	نگهداری کاراکتر ورودی
OUTR	8	Output Register	نگهداری کاراکتر خروجی



سیستم گذرگاه عمومی


➤ ثبات‌ها در کامپیوتر پایه با استفاده از گذرگاه به هم متصل شده‌اند.




سیستم گذرگاه عمومی

✓ توسط سه خط کنترل S_0 ، S_1 و S_2 انتخاب ثبات ورودی کنترل می‌شود.

S_2	S_1	S_0	Register
0	0	0	x
0	0	1	AR
0	1	0	PC
0	1	1	DR
1	0	0	AC
1	0	1	IR
1	1	0	TR
1	1	1	Memory






سیستم گذرگاه عمومی

- ✓ برای خروجی داده از گذرگاه مشترک: پایه Read حافظه یا پایه Load ثبات‌ها فعال می‌شود.
- ✓ وقتی ثبات‌های ۱۲ بیتی (AR و PC) روی گذرگاه اطلاعات قرار می‌گیرند، ۴ بیت با ارزش‌تر گذرگاه مقدار صفر می‌گیرد.




سیستم گذرگاه عمومی





دستورالعمل هاي کامپیوتر پایه

✓ فرمت دستورالعمل هاي کامپیوتر پایه




✓ دستورالعمل هاي مراجعه به حافظه

(OP-code = 000 ~ 110)



✓ دستورالعمل هاي مراجعه به ثبات

(OP-code = ۱۱۱, I = ۰)



✓ دستورالعمل هاي ورودی خروجی

(OP-code = 111, I = 1)



دستورالعمل هاي کامپیوتر پایه

سمبل	Hex Code		توضیح
	I = 0	I = 1	
AND	0xxx	8xxx	AND memory word to AC
ADD	1xxx	9xxx	Add memory word to AC
LDA	2xxx	Axxx	Load AC from memory
STA	3xxx	Bxxx	Store content of AC into memory
BUN	4xxx	Cxxx	Branch unconditionally
BSA	5xxx	Dxxx	Branch and save return address
ISZ	6xxx	Exxx	Increment and skip if zero
CLA	7800		Clear AC
CLE	7400		Clear E
CMA	7200		Complement AC
CME	7100		Complement E
CIR	7080		Circulate right AC and E
CIL	7040		Circulate left AC and E
INC	7020		Increment AC
SPA	7010		Skip next instr. if AC is positive
SNA	7008		Skip next instr. if AC is negative
SZA	7004		Skip next instr. if AC is zero
SZE	7002		Skip next instr. if E is zero
HLT	7001		Halt computer
INP	F800		Input character to AC
OUT	F400		Output character from AC
SKI	F200		Skip on input flag
SKO	F100		Skip on output flag
ION	F080		Interrupt on
IOF	F040		Interrupt off



➤ هر کامپیوتر باید مجموعه ای از دستورالعمل‌ها را داشته باشد که کاربر بتواند برای محاسبه هر تابعی که محاسبه پذیر بودن آن محرز است، برنامه‌ای به زبان ماشین بنویسد. لذا **کامل بودن مجموعه دستورالعمل‌های کامپیوتر** بسیار حائز اهمیت می‌باشد.

➤ انواع دستورالعمل‌ها

✓ **دستورالعمل های عملیاتی**

حسابی، منطقی و جابجایی مانند: ADD, CMA, INC, CIR, CIL, AND, CLA

✓ **تبادل اطلاعات**

تبادل اطلاعات با حافظه و ثبات‌های کامپیوتر مانند: LDA, STA

✓ **دستورالعمل های کنترلی**

دستورالعمل‌های کنترل برنامه و واریسی شرایط مانند: BUN, BSA, ISZ

✓ **دستورالعمل های ورودی / خروجی**

ورودی / خروجی مانند: INP, OUT



واحد کنترل

- واحد کنترل همه دستورالعمل های ماشین را به سیگنال های کنترلی تبدیل می کند. این سیگنالهای کنترلی برای کنترل ریزعملها بکار می روند.
- واحد کنترل به دو طریق قابل ساخت می باشد:

✓ **کنترل سخت افزاری (Hardwired):**


واحد کنترل از مدارهای ترکیبی و ترتیبی ساخته شده است که کار آنها تولید سیگنالهای کنترلی است.

✓ **کنترل ریزبرنامه نویسی شده (Microprogrammed):**

یک حافظه کنترلی درپروسسور وجود دارد که شامل ریزعملهایی است که سیگنالهای کنترلی لازم را تولید می کند.



واحد کنترل در کامپیوتر پایه






سیگنالهای زمان بندی

➤ سیگنال های زمان بندی، به وسیله دنباله شمار ۴ بیتی و دیکدر ۱۶×۴ تولید می شود.

➤ SC می تواند افزایش یافته یا پاك شود.

به عنوان مثال : $T_0, T_1, T_2, T_3, T_4, T_0, T_1, \dots$

- فرض: در زمان SC، T_4 پاك می شود اگر خروجی دیکدر D_3 فعال باشد.



$D_3 T_4: SC \leftarrow 0$



سیکل دستورالعمل

➤ يك برنامه مجموعه اي از دستورات است كه به طور متوالي از حافظه خوانده و اجرا مي شوند.


➤ اجراي هر دستور در كامپيوتر پايه شامل مراحل زير است:

۱ - واكشي دستورالعمل از حافظه (Fetch)

۲ - كدگشايي دستورالعمل (Decoding)

۳ - آدرس دهی یا بدست آوردن آدرس موثر (Addressing)

۴- اجرای دستورالعمل (Execute)



✓ هر پردازنده‌ای سیکل دستورالعمل خاص خود را دارد.



واکشی

در ابتدا PC با آدرس اولین دستور برنامه پر شده و دنباله شمار (SC) را صفر می‌شود تا T_0 فعال شود. سپس با هر CP یک واحد به SC اضافه می‌شود تا سیگنال های T_0 تا T_{15} به ترتیب فعال شوند.

✓ ریز عمل‌هایی که در مرحله fetch انجام می‌شوند:

$$T_0 : AR \leftarrow PC$$

$$T_1 : IR \leftarrow M[AR] , PC \leftarrow PC + 1$$



کدگشایی


در مرحله کدگشایی (Decoding) در واقع نوع دستور و بیت های آدرس از یکدیگر متمایز می شوند.

✓ ریزعمل هایی که در مرحله کدگشایی انجام می شوند:

$$T_2 : AR \leftarrow IR(0 - 11) , D_7 - D_0 \leftarrow IR(12 - 14) , I \leftarrow IR(15)$$



نحوه پیاده‌سازی سخت افزاری کنترل واکشی و کدگشایی


$$T_0: AR \leftarrow PC$$
$$T_1 : IR \leftarrow M[AR], PC \leftarrow PC + 1$$
$$\begin{aligned} T_2 : AR &\leftarrow IR(0-11), \\ D_7-D_0 &\leftarrow IR(12-14), \\ I &\leftarrow IR(15) \end{aligned}$$



آدرس دهی

در این مرحله در صورتی نیاز به محاسبه آدرس مؤثر است که:

✓ نخست آنکه دستور از نوع مراجعه به حافظه باشد ($DY=0$)

✓ دوم آنکه آدرس دهی از نوع غیر مستقیم باشد ($I=1$)

بنابراین، ریزعمل هایی که در مرحله Addressing انجام می شوند:

$D_7' \mid T_3 : AR \leftarrow M[AR] \longrightarrow$ دستور مراجعه به حافظه (غیرمستقیم)

$D_7' \mid T_3 : \text{Nothing} \longrightarrow$ دستور مراجعه به حافظه (مستقیم)

$D_7 \mid T_3 : \text{Nothing} \longrightarrow$ دستور مراجعه به ثبات

$D_7 \mid T_3 : \text{Nothing} \longrightarrow$ دستور مراجعه به I/O



اجرا

دستورهاي مراجعه به ثبات و مراجعه به I/O در همان بازه زماني T^3 به بعد قابل اجرا هستند.

مثلاً، ریزعمل هايي که در مرحله اجراي دستور AND با AC انجام مي شوند:


$$D_0 T_4 : DR \leftarrow M[AR]$$

$$D_0 T_5 : AC \leftarrow AC \wedge DR, SC \leftarrow 0$$

✓ در پايان هر سيکل دستور، حتماً بايستي SC صفر شود تا براي سيکل دستور بعدي آماده گردد. به عبارت ديگر، پس از اجراي هر دستورالعمل، سيکل مجدداً از مرحله ۱ (واکشی) براي دستورالعمل بعدي آماده می شود.



فلوچارت تعیین نوع دستورالعمل



$D_7' \mid T_3 : AR \leftarrow M[AR] \longrightarrow$ دستور مراجعه به حافظه (غیرمستقیم)

$D_7' \mid T_3 : \text{Nothing} \longrightarrow$ دستور مراجعه به حافظه (مستقیم)

$D_7 \mid T_3 : \text{Execute Reg Instruction} \longrightarrow$ دستور مراجعه به ثبات

$D_7 \mid T_3 : \text{Execute I/O Instruction} \longrightarrow$ دستور مراجعه به I/O



دستورات مراجعه به حافظه

Symbol	Operation Decoder	Symbolic Description
AND	D ₀	$AC \leftarrow AC \wedge M[AR]$
ADD	D ₁	$AC \leftarrow AC + M[AR], E \leftarrow C_{out}$
LDA	D ₂	$AC \leftarrow M[AR]$
STA	D ₃	$M[AR] \leftarrow AC$
BUN	D ₄	$PC \leftarrow AR$
BSA	D ₅	$M[AR] \leftarrow PC, PC \leftarrow AR + 1$
ISZ	D ₆	$M[AR] \leftarrow M[AR] + 1, \text{ if } M[AR] + 1 = 0 \text{ then } PC \leftarrow PC + 1$

LDA: Load to Accumulator

STA: Store Accumulator

BUN: Branch Unconditionally

BSA: Branch and Save Return

Address

ISZ: Increment and Skip if Zero



دستورات مراجعه به حافظه

AND to AC $D_0T_4: DR \leftarrow M[AR]$ $D_0T_5: AC \leftarrow AC \wedge DR, SC \leftarrow 0$	Read operand AND with AC
ADD to AC $D_1T_4: DR \leftarrow M[AR]$ $D_1T_5: AC \leftarrow AC + DR, E \leftarrow C_{out}, SC \leftarrow 0$	Read operand Add to AC and store carry in E
LDA: Load to AC $D_2T_4: DR \leftarrow M[AR]$ $D_2T_5: AC \leftarrow DR, SC \leftarrow 0$	Read operand Load DR content in AC
STA: Store AC $D_3T_4: M[AR] \leftarrow AC, SC \leftarrow 0$	Store AC content in Memory



دستورات مراجعه به حافظه

BUN: Branch Unconditionally

$D_4T_4: PC \leftarrow AR, SC \leftarrow 0$

BSA:

$D_5T_4: M[AR] \leftarrow PC, AR \leftarrow AR + 1$

$D_5T_5: PC \leftarrow AR, SC \leftarrow 0$

Memory, PC, AR at time T4

20	0	BSA	135
PC = 21		Next instruction	
AR = 135			
136		Subroutine	
		↓	
	1	BUN	135

Memory

Memory, PC after execution

20	0	BSA	135
21		Next instruction	
135		21	
PC = 136		Subroutine	
		↓	
	1	BUN	135

Memory

ISZ: Increment and Skip-if-Zero


$D_6T_4: DR \leftarrow M[AR]$

$D_6T_5: DR \leftarrow DR + 1$

$D_6T_4: M[AR] \leftarrow DR, \text{ if } (DR = 0) \text{ then } (PC \leftarrow PC + 1), SC \leftarrow 0$



دستورات مراجعه به حافظه





دستورات مراجعه به حافظه

Fetch	$R'T_0:$	$AR \leftarrow PC$
	$R'T_1:$	$IR \leftarrow M[AR], PC \leftarrow PC + 1$
Decode	$R'T_2:$	$D_0, \dots, D_7 \leftarrow \text{Decode } IR(12 \sim 14),$ $AR \leftarrow IR(0 \sim 11), I \leftarrow IR(15)$
Indirect Interrupt	$D_7'IT_3:$	$AR \leftarrow M[AR]$
	$T_0'T_1'T_2'(IEN)(FGI + FGO):$	$R \leftarrow 1$
	$RT_0:$	$AR \leftarrow 0, TR \leftarrow PC$
	$RT_1:$	$M[AR] \leftarrow TR, PC \leftarrow 0$
	$RT_2:$	$PC \leftarrow PC + 1, IEN \leftarrow 0, R \leftarrow 0, SC \leftarrow 0$
Memory-Reference		
AND	$D_0T_4:$	$DR \leftarrow M[AR]$
	$D_0T_5:$	$AC \leftarrow AC \wedge DR, SC \leftarrow 0$
ADD	$D_1T_4:$	$DR \leftarrow M[AR]$
	$D_1T_5:$	$AC \leftarrow AC + DR, E \leftarrow C_{out}, SC \leftarrow 0$
LDA	$D_2T_4:$	$DR \leftarrow M[AR]$
	$D_2T_5:$	$AC \leftarrow DR, SC \leftarrow 0$
STA	$D_3T_4:$	$M[AR] \leftarrow AC, SC \leftarrow 0$
BUN	$D_4T_4:$	$PC \leftarrow AR, SC \leftarrow 0$
BSA	$D_5T_4:$	$M[AR] \leftarrow PC, AR \leftarrow AR + 1$
	$D_5T_5:$	$PC \leftarrow AR, SC \leftarrow 0$
ISZ	$D_6T_4:$	$DR \leftarrow M[AR]$
	$D_6T_5:$	$DR \leftarrow DR + 1$
	$D_6T_6:$	$M[AR] \leftarrow DR, \text{ if } (DR=0) \text{ then } (PC \leftarrow PC + 1),$ $SC \leftarrow 0$



دستورات رجیستر

	$D_7I'T_3 = r$	(Common to all register-reference instr)
	$IR(i) = B_i$	$(i = 0,1,2, \dots, 11)$
	$r:$	$SC \leftarrow 0$
CLA	$rB_{11}:$	$AC \leftarrow 0$
CLE	$rB_{10}:$	$E \leftarrow 0$
CMA	$rB_9:$	$AC \leftarrow AC'$
CME	$rB_8:$	$E \leftarrow E'$
CIR	$rB_7:$	$AC \leftarrow shr\ AC, AC(15) \leftarrow E, E \leftarrow AC(0)$
CIL	$rB_6:$	$AC \leftarrow shl\ AC, AC(0) \leftarrow E, E \leftarrow AC(15)$
INC	$rB_5:$	$AC \leftarrow AC + 1$
SPA	$rB_4:$	If($AC(15) = 0$) then ($PC \leftarrow PC + 1$)
SNA	$rB_3:$	If($AC(15) = 1$) then ($PC \leftarrow PC + 1$)
SZA	$rB_2:$	If($AC = 0$) then ($PC \leftarrow PC + 1$)
SZE	$rB_1:$	If($E = 0$) then ($PC \leftarrow PC + 1$)
HLT	$rB_0:$	$S \leftarrow 0$




دستورات I/O

	$D_7IT_3 = p$	(Common to all input-output instructions)
	$IR(i) = B_i$	($i = 6, 7, 8, 9, 10, 11$)
	p:	$SC \leftarrow 0$
INP	$pB_{11}:$	$AC(0-7) \leftarrow INPR, FGI \leftarrow 0$
OUT	$pB_{10}:$	$OUTR \leftarrow AC(0-7), FGO \leftarrow 0$
SKI	$pB_9:$	If($FGI=1$) then ($PC \leftarrow PC + 1$)
SKO	$pB_8:$	If($FGO=1$) then ($PC \leftarrow PC + 1$)
ION	$pB_7:$	$IEN \leftarrow 1$
IOF	$pB_6:$	$IEN \leftarrow 0$



دستورات I/O




مسیر ارتباط سریال : ←

مسیر ارتباط موازی : ↑



دستورات I/O



- ✓ دستگاه‌های ورودی/خروجی داده‌ها را به صورت سریال منتقل می‌کنند.
- ✓ داده‌های سریال دستگاه ورودی به کمک واسط به صورت سریال به ثبات INPR منتقل می‌شوند.
- ✓ داده‌های ذخیره شده در ثبات OUTR به صورت سریال به واسط انتقال داده می‌شوند.
- ✓ داده‌های انتقال داده شده به واسط به صورت سریال به دستگاه خروجی انتقال داده می‌شوند.
- ✓ ثبات‌های INPR و OUTR به صورت موازی با AC تبادل داده دارند در حالی که با دستگاه‌های ورودی/خروجی به صورت سریال تبادل داده می‌کنند.
- ✓ به جهت سنکرون کردن اختلاف زمانی بین دستگاه‌های ورودی/خروجی و کامپیوتر از پرچم (flag) های FGI و FGO استفاده می‌شود.



دستورات I/O

➤ فرایند ورود داده‌ها

- ✓ ابتدا $FGI=0$ است.
- ✓ فرضاً اگر کلیدی فشرده شود، کد ۸ بیتی آن به طور **سریال** وارد INPR شده و هنگامی که ۸ بیت INPR کامل شد، $FGI=1$ می‌شود تا کامپیوتر بفهمد که INPR پر شده و دستگاه جانبی نیز فعلاً داده‌های ارسال نمی‌کند.
- ✓ وقتی که $FGI=1$ شد کامپیوتر محتوای INPR را به طور **موازی** به انبار (AC) منتقل می‌کند و $FGI=0$ می‌شود تا داده‌های بعدی بتواند وارد شود.

➤ فرایند خروج داده‌ها

- ✓ ابتدا $FGO=1$ است و به معنای آن است که OUTR خالی است.
- ✓ بنابراین داده‌های AC به طور **موازی** به OUTR منتقل شده و $FGO=0$ می‌شود.
- ✓ در آخر با صفر شدن FGO داده‌ها به صورت سریال به دستگاه خروجی منتقل می‌شوند.






وقفه






وقفه






وقفه

Before interrupt




After interrupt cycle





فلوچارت اعمال مختلف در کامپیوتر پایه





razeghizade@gmail.com

Razeghizade.pudica.ir

CREADITS: This presentation was created by M.Razeghizadeh
Please keep this slide for attribution